Pat

J-GLOBAL ID：200903041378855750

集積回路デバイスの入力/出力ポイント再構成装置及び方法、並びに入力/出力ポイントを再構成するためのエレメント形成方法

Inventor： リチャード フランシス フランケニー ,  ロナルド ラン イムケン
Applicant, Patent owner： インターナショナル・ビジネス・マシーンズ・コーポレイション
Agent (1)： 頓宮 孝一 (外4名)
Gazette classification：公開公報
Application number (International application number)：1993011147
Publication number (International publication number)：1994120285
Application date： Jan. 26, 1993
Publication date： Apr. 28, 1994
Summary：

【要約】 (修正有)【目的】 チップの電気的I/Oが再構成されることが可能なチップオーバーレイエレメントを提供する。【構成】 オーバーレイエレメントは、三つの別個の金属領域22、24、26を有するフレキシブル基板層20を含み、補強エレメント22が、チップ10のパッド12と反対側の面に隣接しており、バックアップエレメント24は、オーバーレイエレメントI/O相互接続バンプ32を支持するために、またバックアップ26も、ボンディングパッド28を支持するために使用される。金属部分を含む基板20は、チップ10の三つの面の周りに沿って折り曲げられる。パッド28は、パッド12と接続されるワイヤ36の装着を支持するためにメッキなどで金属被覆される。信号線30は、チップパッド12がバンプ32と電気的に接続されるように、パッド28とI/Oバンプ32とを電気的に相互接続させ、それで、チップ10のI/Oポイントを効率的に再構成させる。

Claim (excerpt)：

集積回路デバイスの少なくとも二つの表面に隣接して取り付けられた基板と、前記集積回路デバイスとは反対側の前記基板の第1の表面に取り付けられた入力/出力手段と、前記集積回路入力/出力ポイントを前記入力/出力手段に相互接続させるための電気的接続手段と、を備える集積回路デバイスの入力/出力ポイント再構成装置。

IPC (3)：

H01L 21/60 301 ,  H01L 21/60 311 ,  H05K 1/18

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭61-121449
  
• 特開昭62-260341
  
• 特開昭55-006852
  
• 特開昭60-046040