Pat

J-GLOBAL ID：200903041403072048

メモリセルアレイ

Inventor： クラレンス ワン - シン テング ,  ロバート アール.ドアリング
Applicant, Patent owner： テキサス インスツルメンツ インコーポレイテツド
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992167475
Publication number (International publication number)：1993190795
Application date： Jun. 25, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 寄生容量、リーク電流、そしてメモリセル間の間隔要求を低減したダイナミック・ランダムアクセスメモリ(DRAM)を得る。【構成】 本発明のメモリセル(100)は半導体ピラー(112)と前記ピラーの側壁上の絶縁体(116)とを含む。メモリセルの導電性コンデンサは前記絶縁体に隣接する第1電極を含む。メモリセルのトランジスタは前記ピラー中に形成され、前記第1電極へつながる、第1のソース/ドレイン領域(108)、ゲート(104)、そして第2のソース/ドレイン領域(110)を含む。

Claim (excerpt)：

メモリセルであって、半導体ピラー、前記ピラーの側壁上の絶縁体、前記絶縁体に隣接する第1の電極を含む導電性コンデンサ、前記第1の電極へつながる、第1のソース/ドレイン領域、ゲート、そして第2のソース/ドレイン領域を含む、前記ピラー中に作製されたトランジスタ、を含むメモリセル。

IPC (2)：

H01L 27/108 ,  H01L 27/04

Patent cited by the Patent：

Cited by examiner (2)

• 特開平2-119176
  
• 特開平2-237061