Pat

J-GLOBAL ID：200903041510223598

歪シリコン電界効果トランジスタ及びその製造方法

Inventor： 黒部 篤 ,  高木 信一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1995238755
Publication number (International publication number)：1997082944
Application date： Sep. 18, 1995
Publication date： Mar. 28, 1997
Summary：

【要約】【課題】埋め込み型歪シリコン電界効果トランジスタの高電界特性の向上を図る。【構成】シリコン基板(11)上に、SiGeバッファー層(13,14)、歪シリコン活性層(15)、Si系化合物半導体中間層(16)を有し、中間層(16)にゲート構造(19,20)が設けられている。バッファー層(14)はシリコン活性層に格子緩和を伴って接し、かつ中間層(16)は電子の波動関数の広がりよりも小さな厚さを有する。

Claim (excerpt)：

シリコン基板上に、格子緩和バッファー層、シリコン活性層、Si系化合物半導体中間層を有し、該中間層にゲート構造が設けられた埋め込み型歪シリコン電界効果トランジスタにおいて、前記バッファー層は前記シリコン活性層に格子緩和を伴って接し、該活性層は内部歪を有し、前記中間層は電子の波動関数の広がりよりも小さな厚さを有することを特徴とする埋め込み型歪シリコン電界効果トランジスタ。