Pat

J-GLOBAL ID：200903041566964280

半導体装置の多層配線構造及び半導体装置の製造方法

Inventor： 本間 哲哉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 稲垣 清
Gazette classification：公開公報
Application number (International application number)：1993300449
Publication number (International publication number)：1995176612
Application date： Nov. 30, 1993
Publication date： Jul. 14, 1995
Summary：

【要約】【目的】 銅配線層を含む配線パターンを備える多層配線構造の半導体装置において、銅配線層表面の酸化を防止し、製造歩留り及び製品の信頼性を向上させる。【構成】 銅配線層の上面、下面及び側面に、チタン含有タングステン膜、窒化チタン膜、チタン膜、タンタル膜のうちの少くとも1つを形成し、層間絶縁膜として、フッ素含有酸化シリコン膜、フッ素含有スピンオングラス膜のうちの少くとも1つを用いる。フッ素含有酸化シリコン膜は、アルコキシフルオロシランガスと酸化性ガスとを用いる化学気相成長法、あるいは、過飽和のケイフッ化水素酸水溶液を用いる液相成長法によって50°C以下の温度で形成する。フッ素含有スピンオングラス膜は、アルコキシフルオロシラン蒸気をスピンオングラス膜中に拡散せしめることによって室温付近の温度で形成する。層間絶縁膜の形成及びその平坦化温度を50°C以下にまで下げて銅配線層表面の酸化を防止する。

Claim (excerpt)：

半導体基板の一主面上に絶縁膜を介して形成され少なくとも銅配線層を含む第1の配線パターンと、該第1の配線パターン上に形成されたフッ素含有酸化シリコン膜と、該フッ素含有酸化シリコン膜上に形成され少なくとも銅配線層を含む第2の配線パターンとを備えることを特徴とする半導体装置の多層配線構造。

IPC (2)：

H01L 21/768 ,  H01L 21/3205

FI (2)：

H01L 21/90 B ,  H01L 21/88 M