Pat
J-GLOBAL ID：200903041593014162
半導体装置を形成する方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
池内 義明
Gazette classification：公開公報
Application number (International application number)：1997289152
Publication number (International publication number)：1998116907
Application date： Oct. 06, 1997
Publication date： May. 06, 1998
Summary：
【要約】【課題】 低い誘電率を有する誘電体層を備え機械的強度の低下をおさえると共に熱放散を改善できる集積回路の相互接続構造を実現する。【解決手段】 低い誘電率の誘電体層を有する相互接続構造が集積回路内に形成される。1実施形態では、導電性相互接続21に隣接する二酸化シリコン層18の一部が除去されて窒化シリコンのエッチストップ層16の一部を露出する。低い誘電率を有する誘電体層22が次に導電性相互接続21および窒化シリコンのエッチストップ層16の露出部分の上に形成される。誘電体層22の一部が次に除去されて導電性相互接続21の頭部面を露出し隣接する導電体相互接続21の間の誘電体層22の一部を残す。得られた相互接続構造は導電性相互接続21の間の低いクロストークを有し、一方従来技術の欠点である。低い熱放散および大きな機械的ストレスを避けることができる。
Claim (excerpt)：
半導体装置を形成する方法(図1〜6)であって、第1の導電性領域(20、図3の左)および該第1の導電性領域から横方向に離れた第2の導電性領域(20、図3の右)を形成する段階であって、前記第1および第2の導電性領域はあるギャップにより分離されているもの、誘電率eを有する誘電体層(22)を前記第1および第2の導電領域の上に横たわって形成する段階であって、この場合e≦3.5であり、前記誘電体層は前記ギャップを充填する第1の部分を有するもの、そして前記誘電体層(図6)の頭部を除去して前記第1の導電領域または前記第2のの導電領域の内の少なくとも1つの頭部面を露出し、前記誘電体層の前記第1の部分は前記ギャップ内に残っているもの、を具備することを特徴とする半導体装置を形成する方法。
IPC (4)：
H01L 21/768
, H01L 21/28
, H01L 21/316
, H01L 21/318
H01L 21/90 B
, H01L 21/28 L
, H01L 21/316 G
, H01L 21/318 B
Cited by examiner (6)
Show all
Return to Previous Page
