Pat
J-GLOBAL ID：200903041611262969

DC-DCコンバータにおける電力効率を最適化する方法および回路

Inventor：
シー,シェンテ・ケビン

About シー,シェンテ・ケビン


Applicant, Patent owner：
セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー

About セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー


Agent (2)： 本城 雅則 ,  本城 吉子
Gazette classification：公開公報
Application number (International application number)：2004266373
Publication number (International publication number)：2005094994
Application date： Sep. 14, 2004
Publication date： Apr. 07, 2005
Summary：
【課題】同期バック・コンバータは、電力損失問題が存在する。このような損失は、ハイサイドおよびローサイド・スイッチ間のスイッチングにおける遅延に起因するが、それは双方のスイッチにおける同時導通を防ぐため、遅延時間を最適に制御するためのDCパワー調整システムおよび方法に対する要求がある。【解決手段】DC-DCコンバータは、ハイサイド・スイッチ11およびロ-サイドスイッチ12を含む。センスFETデバイス31は、ローサイド・スイッチ12のボディー・ダイオード18内の電流の導通を検出する。センスFET31に結合された電流検出/比較器回路32は、電流の導通における変化を検出する。電流検出/比較器回路32に結合された遅延回路33およびクロック/ロジック回路34は、ハイサイド・スイッチ11とローサイド・スイッチ12との間でスイッチングする際の遅延時間を予測し調整する。【選択図】図3
Claim (excerpt)：
第1DC電圧を第2DC電圧に変換するDC-DCコンバータにおいて、 前記第1DC電圧の入力に接続された第1スイッチと、 第2スイッチであって、前記第1および第2スイッチが入力信号によって制御されて前記第2DC電圧を生成する、第2スイッチと、 前記第2スイッチ中の電流レベル差を検出するための検出デバイスと、 前記電流レベル差をモニタすることによって前記入力信号の遅延を制御する制御回路と、 から構成されることを特徴とするDC-DCコンバータ。
IPC (2)：
H02M3/155 ,  H02M3/07
FI (2)：
H02M3/155 H ,  H02M3/07
F-Term (10)：
5H730AA14 ,  5H730BB01 ,  5H730BB13 ,  5H730BB57 ,  5H730DD04 ,  5H730EE13 ,  5H730FD51 ,  5H730FF09 ,  5H730FG05 ,  5H730VV01
Patent cited by the Patent：
Cited by examiner (1)
  • プッシュプル駆動回路
    Gazette classification：公開公報   Application number：特願平7-088171   Applicant：株式会社豊田自動織機製作所

Return to Previous Page

TOP

BOTTOM