Pat
J-GLOBAL ID:200903041613781548
半導体素子の製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
鈴木 敏明
Gazette classification:公開公報
Application number (International application number):1992252812
Publication number (International publication number):1994104342
Application date: Sep. 22, 1992
Publication date: Apr. 15, 1994
Summary:
【要約】【目的】 開孔部を介して上層と下層の導電体層を接続する際に、下層の導電体層表面に存在する酸化物や有機物などを除去するアルゴン原子によるスパッタエッチ工程に於て、層間絶縁膜の一部もスパッタされて異物として再付着し、開孔部の導通不良や、信頼性低下を防ぐことを目的とする。【構成】 層間絶縁膜2上に、酸化されにくい導電性薄膜4を形成し、アルゴン原子によるスパッタエッチ工程に於て、異物の再付着を防ぐ。
Claim (excerpt):
(a)半導体基板上に第1の絶縁膜を形成する工程と、(b)前記第1の絶縁膜上に第1の導電層を形成する工程と、(c)前記第1の導電層上に第2の絶縁膜を形成する工程と、(d)前記第2の絶縁膜上に、導電性を有する窒化高融点金属薄膜を形成する工程と、(e)ホトリソグラフィー法及びエッチング法により、前記窒化高融点金属薄膜及び第2の絶縁膜を貫通し、前記第1の導電層へ達する開孔部を形成する工程と、(f)不活性ガス雰囲気中でスパッタエッチングを行ない、エッチングと連続して、前記窒化高融点金属薄膜上及び前記開孔部内に第2の導電層を形成する工程と、該スパッタを順次施すことを特徴とする半導体素子の製造方法。
IPC (4):
H01L 21/90
, H01L 21/302
, H01L 21/3205
, H01L 21/28
Patent cited by the Patent:
Cited by examiner (6)
-
特開平3-241831
-
特開昭55-071089
-
特開昭55-019880
-
特開平3-038041
-
特開平4-237130
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平3-240695
Applicant:日本電気株式会社
Show all
Return to Previous Page