Pat

J-GLOBAL ID：200903041734869078

シングルチップマイクロコンピュータ

Inventor： 岡本 渉
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992064424
Publication number (International publication number)：1993265867
Application date： Mar. 23, 1992
Publication date： Oct. 15, 1993
Summary：

【要約】【目的】外部からパスワードを入力することによりテストモードを許可し、内蔵PROM格納データを保護する。【構成】テストモードを許可する回路を、スクランブル回路21,比較回路22,カウンタ24,セレクタ20で構成し、外部よりシリアルに信号18によりパスワードを入力すると共に、スクランブル回路21の出力をアドレスとして内蔵PROM5からデータをリードしセレクタ20を介して1ビット単位にて比較する。また、カウンタ24にて比較回数を計数し、一定回数に達すると比較を停止させる。比較回路22はPROMの格納データと外部からの入力パスワードを比較し、一致する場合のみ信号9を出力してテストモードを許可する。【効果】内蔵PROMに格納した秘匿性の高いデータへのアクセスが困難となり、悪用される危険も小さくなる。

Claim (excerpt)：

単一半導体基板上に中央処理装置,記憶部,周辺部およびプログラマブルROM(以下PROMという)を集積し、このPROMに対しテスト機能を内蔵したシングルチップマイクロコンピュータにおいて、テスト時にクロックを計数するカウンタと、このカウンタの出力アドレスを入替え反転しアドレス信号として出力するスクランブル回路と、前記アドレス信号に対応した前記PROMのデータを前記カウンタの出力により選択するセレクタと、このセレクタの出力と外部から入力したデータ値を比較する比較回路とから構成されるテスト回路を付加し、外部から入力した値と前記PROMの格納値とが等しい場合のみ外部から前記PROMへのアクセスを可能とするようにしたことを特徴とするシングルチップマイクロコンピュータ。

IPC (2)：

G06F 12/14 320 ,  G06F 15/78 510

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-278150
  
• 特開平4-218306
  
• 特開平3-282650
  
• 特開平2-259893