Pat
J-GLOBAL ID:200903041786982670

半導体装置の配線形成方法及び成膜装置

Inventor:
Applicant, Patent owner:
Agent (1): 山本 孝久
Gazette classification:公開公報
Application number (International application number):1994339207
Publication number (International publication number):1996186175
Application date: Dec. 28, 1994
Publication date: Jul. 16, 1996
Summary:
【要約】 (修正有)【目的】PVD法により形成された金属配線材料層中の析出不純物粒子によって、配線の短絡や断線、抵抗の増大が生じ難い半導体装置の配線形成方法を提供する。【構成】SilOにLOCOS構造の素子分離領域11を形成後、基板表面にSiO2のゲート酸化膜を形成する。次にポリサイドのゲート電極13を形成後、LDD構造形成のためイオン注入し全面にSiO2膜を堆積させ、エッチバックしてゲート側壁を形成する。不純物イオンを注入後活性化熱処理してソース・ドレイン領域15を形成する。この基板上にCVD法でSiO2絶縁層20を形成し開口部21を設け、絶縁層上に下地層22として接触抵抗低減用のTi層とバリア層TiN層をスパッタ成膜する。次にAl-0.5%Cuの配線材料層23をスパッタ成膜後、不活性ガス中で配線層をリフロー処理し接続孔24を形成する。リフロー完了後急冷するためCuの大粒子は析出せず、エージングして信頼性高い配線層25が得られる。
Claim (excerpt):
(イ)不純物を含む金属配線材料から成る金属配線材料層を基体上に物理的気相成長法にて成膜した後、該金属配線材料層をリフロー処理する工程と、(ロ)リフロー処理の完了後、該金属配線材料層を急冷する工程と、(ハ)該金属配線材料層をパターニングして配線を形成する工程、から成ることを特徴とする半導体装置の配線形成方法。
IPC (4):
H01L 21/768 ,  H01L 21/285 301 ,  H01L 21/285 ,  H01L 21/3213
FI (2):
H01L 21/90 C ,  H01L 21/88 D
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page