Pat

J-GLOBAL ID：200903041837849288

半導体製造方法及び半導体ウェハ

Inventor： 田中 丈士 ,  高野 和人
Applicant, Patent owner： 日立電線株式会社
Gazette classification：公開公報
Application number (International application number)：2003193474
Publication number (International publication number)：2005032803
Application date： Jul. 08, 2003
Publication date： Feb. 03, 2005
Summary：

【課題】窒化物系化合物半導体エピタキシャル層を基板上へ形成する際に、その膜厚・組成・ドーピング濃度の面内均一性を向上させる技術を提供する。【解決手段】両面が凸状に反るよう又は中心部が外周部よりも厚くなるように研磨加工された炭化ケイ素、サファイア、窒化ガリウム、或いは窒化アルミニウム基板101を、窒化物系化合物半導体多層薄膜(102〜103)をエピタキシャル成長する為の基板として用いる。【選択図】 図1

Claim (excerpt)：

両面が凸状に反るよう研磨加工された炭化ケイ素、サファイア、窒化ガリウム、或いは窒化アルミニウムからなる基板を、窒化物系化合物半導体多層薄膜をエピタキシャル成長する為の基板として用いることを特徴とする半導体製造方法。

IPC (2)：

H01L21/205 ,  H01L33/00

FI (2)：

H01L21/205 ,  H01L33/00 C

F-Term (16)：

5F041AA40 ,  5F041CA34 ,  5F041CA40 ,  5F045AA04 ,  5F045AB09 ,  5F045AB14 ,  5F045AB17 ,  5F045AC08 ,  5F045AC12 ,  5F045AD14 ,  5F045AD16 ,  5F045AF02 ,  5F045AF04 ,  5F045AF09 ,  5F045AF11 ,  5F045BB02