Pat

J-GLOBAL ID：200903041854614715

符号化回路及び復号化回路

Inventor： 武尾 幸次
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 工藤 宣幸 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992222569
Publication number (International publication number)：1994069811
Application date： Aug. 21, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 伝送路網のデータ伝送量や相手復号化装置などからの伝送品質要求情報に基づき、最適な符号化ビット数及び符号化データ量にさせることができる。【構成】 ビットレート制御部5は交換機7bからの現在のビットレート情報及び復号化装置からの要求ビットレート情報が供給されると、現在のビットレートと要求ビットレートとの比較を行う。現在のビットレートが要求ビットレートに対して余裕があれば、要求ビットレートを上げるためにスケールファクタ閾値を小さくさせる制御をビット配分算出部3a、3bに対して行う。ビット配分算出部3a、3bは小さく変更制御されたスケールファクタ閾値によって削除する配分ビット数を決める。例えば、小さいスケールファクタ閾値にされると、ビット削除部4a、4bで削除するビット数が少なくなり、合成器6に供給される符号化データ量は大きくなる。

Claim (excerpt)：

入力信号を適応符号化して適応符号化信号を得る符号化回路において、伝送路網状況情報又は相手復号化回路から伝送品質要求情報を与えられ、上記情報に基づき上記適応符号化の符号化ビット数を可変制御する符号化制御手段と、上記可変制御における符号化制御情報を上記適応符号化信号と共に出力する出力手段とを備えることを特徴とする符号化回路。

IPC (6)：

H03M 7/30 ,  G10L 9/14 ,  G10L 9/18 ,  H04B 14/06 ,  H04N 1/41 ,  H04N 7/137