Pat
J-GLOBAL ID：200903041856640152
消費電力が低減されたトランジスタ論理回路
Inventor：
,
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993100963
Publication number (International publication number)：1994311012
Application date： Apr. 27, 1993
Publication date： Nov. 04, 1994
Summary：
【要約】【目的】 この発明の目的は、スタンバイ時の消費電力を削減することにある。【構成】 入力端子への入力信号に応じて、出力端子を電源電位あるいは接地電位に選択的に接続することにより、ハイまたはロウの論理出力を得るトランジスタ論理回路において、 この論理回路のスタンバイ動作時にオフ状態になるトランジスタであってこの電源電位に接続されたトランジスタと、この電源電位との間に、スタンバイ動作時にオフ状態になるスイッチ手段を設けたことを特徴とする論理回路。
Claim (excerpt)：
入力端子への入力信号に応じて、出力端子を電源電位あるいは接地電位に選択的に接続することにより、ハイまたはロウの論理出力を得るトランジスタ論理回路において、 前記論理回路のスタンバイ動作時にオフ状態になるトランジスタであって前記電源電位に接続されたトランジスタと、前記電源電位との間に、スタンバイ動作時にオフ状態になるスイッチ手段を設けたことを特徴とする論理回路。
Patent cited by the Patent：
Return to Previous Page
