Pat

J-GLOBAL ID：200903041961351263

半導体装置の製造方法

Inventor： 小川 久 ,  橋本 伸 ,  岡田 昌三
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993266274
Publication number (International publication number)：1995122637
Application date： Oct. 25, 1993
Publication date： May. 12, 1995
Summary：

【要約】【目的】 マスク上でのマージンを必要としないコンタクト及び配線の形成方法を提供する。【構成】 p型半導体基板1上に第1の絶縁膜2を形成後、第1配線用レジストパターン3を形成する。次にレジストパターン3の形成領域以外の領域に第2の絶縁膜4を選択的に成長させる。その後前記レジストパターンを除去後、配線形成領域を規定する溝部を形成する。次に第1の配線材料を堆積した後、溝部以外の第1の配線材料を除去して第1の配線6を形成する。次に、第1の配線6上のコンタクト窓形成領域にコンタクト用レジストパターン7を形成した後、該レジストパターンをマスクに第3の絶縁膜を選択成長させる。レジストパターン7を除去後、第2配線用レジストパターン9を形成する。次に該レジストパターン9をマスクに第4の絶縁膜10を選択成長させた後、レジストパターンを除去してコンタクト窓と第2配線用溝部を形成する。

Claim (excerpt)：

半導体装置において第1の導電層を形成する工程と、前記第1の導電層上の一部を少なくとも含む領域に第1のレジストパターンを形成する工程と、前記第1のレジストパターンで覆われていない領域に第1の絶縁膜を選択的に形成する工程と、前記第1のレジストパターンを除去後、前記第1のレジストパターンを除去した領域を少なくとも含む領域に第2のレジストパターンを形成する工程と、前記第2のレジストパターンで覆われていない領域に第2の絶縁膜を選択的に形成する工程と、前記第2のレジストパターンを除去することにより形成した開口部に第2の導電層を埋め込む工程とを具備する半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/28 301 ,  H01L 21/316