Pat

J-GLOBAL ID：200903041961644490

中央処理装置のクロック制御装置およびクロック制御方法

Inventor： 西岡 清和 ,  田中 和彦 ,  野口 孝樹 ,  大場 信弥
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994212448
Publication number (International publication number)：1996076874
Application date： Sep. 06, 1994
Publication date： Mar. 22, 1996
Summary：

【要約】【目的】マルチタスクの動作環境において、走行させるプログラムの要求性能を満足する範囲において、必要最低限のCPUの動作クロックに自動的に切り替えて消費電力を節約し、低消費電力で作動するようにCPUのクロックを制御する。【構成】タスク毎に必要とする中央処理装置1の性能情報を設けて、前記タスク毎の中央処理装置1の性能情報を設定する一つ以上の性能情報設定回路9,10と、起動中のタスクが必要とする必要最低限の性能で動作するように前記中央処理装置1のクロック周波数を決定する選択情報生成回路7と、複数のクロック信号を発生する発振回路6と、そのクロック信号の中から一つを選択して前記中央処理装置1へ与えるクロック選択回路5を設ける。

Claim (excerpt)：

複数のタスクを起動し切り換えて実行できるマルチタスクのオペレーティングシステムとプログラムとを格納するメモリと、前記マルチタスクのオペレーティングシステム環境下で、前記プログラムを実行し、かつ、与えられるクロック周波数に基づいて動作スピードが決定される中央処理装置とを備える情報処理装置の中央処理装置のクロック制御装置において、前記マルチタスクのオペレーティングシステム環境下で起動されるタスク毎に必要とする中央処理装置の性能情報を設けて、前記タスク毎の中央処理装置の性能情報を設定する一つ以上の性能情報設定回路と、前記性能情報設定回路に設定した一つ以上の性能情報を用いて、起動中のタスクが必要とする必要最低限の性能で動作するように前記中央処理装置のクロック周波数を決定する様に選択情報を生成する選択情報生成回路と、複数のクロック信号を発生する発振回路と、前記選択情報に応じて、前記複数のクロック信号の中から一つを選択して前記中央処理装置へ与えるクロック選択回路を設けたことを特徴とする中央処理装置のクロック制御装置。

IPC (3)：

G06F 1/04 301 ,  G06F 1/06 ,  G06F 9/46 340