Pat

J-GLOBAL ID：200903041963693030

半導体装置用電極配線の製造方法

Inventor： 山口 澄夫 ,  大崎 明彦
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 曾我 道照 (外6名)
Gazette classification：公開公報
Application number (International application number)：1992208989
Publication number (International publication number)：1994061175
Application date： Aug. 05, 1992
Publication date： Mar. 04, 1994
Summary：

【要約】【目的】 この発明は、表面が均一化され、均一の抵抗値を有する高性能な電極配線を形成できる半導体装置用電極配線の製造方法を得る。【構成】 半導体基板1上に絶縁膜2を介してポリシリコン膜3Aを形成する工程と、ポリシリコン膜3A上に第1の非結晶シリコン膜4を形成する工程と、第1の非結晶シリコン膜4上に高融点金属膜5を形成する工程と、700°C程度の熱処理により高融点金属膜5及び第1の非結晶シリコン膜4を反応させてTiシリサイド膜6を形成する工程と、高融点金属膜の未反応部分5aを除去する工程と、800°C程度の熱処理によりTiシリサイド膜6を低抵抗化する工程と、ポリシリコン膜3A及びTiシリサイド膜6をパターニングする工程とを含む。

Claim (excerpt)：

半導体基板上に絶縁膜を介してポリシリコン膜を形成する工程と、前記ポリシリコン膜上に第1の非結晶シリコン膜を形成する工程と、前記第1の非結晶シリコン膜上に高融点金属膜を形成する工程と、第1の熱処理を施して前記高融点金属膜及び前記第1の非結晶シリコン膜を反応させることにより金属シリサイド膜を形成する工程と、前記高融点金属膜の未反応部分を除去する工程と、前記第1の熱処理より温度の高い第2の熱処理を施して前記金属シリサイド膜を低抵抗化する工程と、前記ポリシリコン膜及び前記金属シリサイド膜をパターニングする工程とを含む半導体装置用電極配線の製造方法。

IPC (2)：

H01L 21/28 301 ,  H01L 21/3205