Pat

J-GLOBAL ID：200903042015092440

ダイヤモンドウェハのチップ化方法

Inventor： 檜垣 賢次郎 ,  豊田 晴久 ,  上村 智喜 ,  藤井 知 ,  中幡 英章 ,  鹿田 真一
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998182713
Publication number (International publication number)：2000021819
Application date： Jun. 29, 1998
Publication date： Jan. 21, 2000
Summary：

【要約】【課題】 ダイヤモンド層を有する一枚のウェハに製作した多数の素子を、性能を保持したまま良好に切断・分離することのできる素子のチップ化方法を提供する。【解決手段】 Si基板1上に気相合成されたダイヤモンド層2と、さらにその上に形成された複数の素子31、32とを有するダイヤモンドウェハ5を、基板ごと一素子毎に切断してチップ化するダイヤモンドウェハのチップ化方法であって、基板1の素子31、32間に、これらの素子形成面と反対の面から、基板厚さより浅く、基板厚さの半分より深い深さの溝を形成するハーフカット工程と、この溝の底面4にレーザを照射して、残りの基板1とダイヤモンド層2とをこの溝部分より細い幅で除去することにより素子31、32を一素子毎に切り離すフルカット工程と、を備えるチップ化方法。

Claim (excerpt)：

基板上に気相合成ダイヤモンド層と、前記気相合成ダイヤモンド層上に形成された複数の素子とを有するダイヤモンドウェハを、基板ごと一素子毎に切断してチップ化するダイヤモンドウェハのチップ化方法において、前記基板の前記素子間に、前記素子形成面と反対の面から、前記基板厚さより浅く、前記基板厚さの半分より深い深さの溝を形成するハーフカット工程と、前記溝の底面にレーザを照射して、残りの前記基板と前記気相合成ダイヤモンド層とを前記溝部分より細い幅で除去することにより一素子毎に切り離すフルカット工程と、を備えているダイヤモンドウェハのチップ化方法。

FI (2)：

H01L 21/78 Q ,  H01L 21/78 B