Pat

J-GLOBAL ID：200903042042912212

半導体装置の製造方法

Inventor： 日向 隆文 ,  大柴 久
Applicant, Patent owner： 富士フイルムマイクロデバイス株式会社 ,  富士写真フイルム株式会社
Agent (1)： 高橋 敬四郎 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992161452
Publication number (International publication number)：1994005596
Application date： Jun. 19, 1992
Publication date： Jan. 14, 1994
Summary：

【要約】【目的】 多結晶Si層の多層配線技術を含む半導体装置の製造方法に関し、ホーンの成長を防止し、耐圧性に優れた多結晶Si多層配線を形成することのできる半導体装置の製造方法を提供することを目的とする。【構成】 半導体基板に第1の酸化膜を形成後、第1の多結晶Si層を堆積する工程と、選択的異方性ドライエッチングによって上記第1の多結晶Si層をパターニングする工程と、パターニングの前または後にイオン注入によって該第1の多結晶Si層の表層全部またはその縁端部に所定の加速エネルギでイオン注入を行なって非晶質領域を形成する工程と、該第1の多結晶Si層をマスクとしてウエットエッチングによって第1の酸化膜をエッチする工程と、露出しているSi表面を熱酸化して第2の酸化膜を形成する工程と、第2の多結晶Si層を堆積する工程とを含む。

Claim (excerpt)：

半導体基板(1)に第1の酸化膜(2)を形成後、第1の多結晶Si層(3)を堆積する工程と、イオン注入によって該第1の多結晶Si層(3)の表層に所定の加速エネルギでイオン注入を行なって非晶質領域(4)を形成する工程と、選択的異方性ドライエッチングによって上記第1の多結晶Si層(3)をパターニングする工程と、該第1の多結晶Si層(3)をマスクとしてウエットエッチングによって第1の酸化膜(2)をエッチする工程と、露出しているSi表面を熱酸化して第2の酸化膜(5)を形成する工程と、第2の多結晶Si層(6)を堆積する工程とを含む半導体装置の製造方法。

IPC (3)：

H01L 21/3205 ,  H01L 27/108 ,  H01L 27/148

FI (4)：

H01L 21/88 D ,  H01L 21/88 P ,  H01L 27/10 325 C ,  H01L 27/14 B