Pat

J-GLOBAL ID：200903042057731656

電子部品の製造方法

Inventor： 守安 明義 ,  森島 靖之 ,  足立 登志郎
Applicant, Patent owner： 株式会社村田製作所
Gazette classification：公開公報
Application number (International application number)：1995336903
Publication number (International publication number)：1997181443
Application date： Dec. 25, 1995
Publication date： Jul. 11, 1997
Summary：

【要約】【課題】 製造が合理化でき、かつ、メッキ膜も均一に形成できる電子部品の製造方法を提供する。【解決手段】 誘電材料よりなる絶縁層1aと、絶縁層1a面に導電ペーストを印刷して形成される電極層1bとを複数積層し、一体に焼成することにより集合基板1を形成する工程、集合基板1にスルーホール2をパンチ又はドリルにより形成する工程、スルーホール2の壁面にスルーホール電極3を形成する工程、集合基板1の一方主面に配線パターン4を形成する工程、スルーホール電極3に電解メッキ法によりメッキ膜を形成する工程、集合基板1の一方主面に搭載部品5をハンダ6により実装する工程、以上工程で、搭載部品5を備えた集合基板1が製造される。そして、分割溝7に沿って集合基板1を搭載部品5を備えた子基板20に分割して、電子部品10が多数個製造される。

Claim (excerpt)：

集合基板を準備する工程、該集合基板を子基板に分割するための分割線上に複数のスルーホールを形成する工程、前記スルーホールの内壁面にスルーホール電極を形成する工程、前記集合基板に配線パターンを形成する工程、前記スルーホール電極にメッキ膜を形成する工程、前記集合基板に搭載部品を実装する工程、前記搭載部品が実装された集合基板を前記分割線に沿って切断し、搭載部品を備えた子基板に分割して電子部品を得る工程とからなる電子部品の製造方法であって、前記配線パターンを、前記スルーホール電極同士が電気的に接続されるように形成し、前記スルーホール電極にメッキ膜を形成する工程は、集合基板の状態で電解メッキ方法を用いて行うことを特徴とする電子部品の製造方法。

IPC (3)：

H05K 3/40 ,  H05K 3/00 ,  H05K 3/42 610

FI (3)：

H05K 3/40 D ,  H05K 3/00 X ,  H05K 3/42 610 B