Pat

J-GLOBAL ID：200903042087031624

半導体装置およびその製造方法

Inventor： 山下 賢哉 ,  北畠 真 ,  楠本 修 ,  高橋 邦方 ,  内田 正雄 ,  宮永 良子 ,  橋本 浩一
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 奥田 誠司
Gazette classification：公開公報
Application number (International application number)：2004243853
Publication number (International publication number)：2006066439
Application date： Aug. 24, 2004
Publication date： Mar. 09, 2006
Summary：

【課題】ゲート絶縁膜における絶縁耐圧を改善して、信頼性の高い半導体装置を提供する。【解決手段】半導体層42に導電性チャネルを形成するゲート電極53と、導電性チャネルを介して電気的に接続されるソース電極51およびドレイン電極55と、半導体層42とゲート電極53との間に設けられたゲート絶縁膜49と、第1導電型のウェル領域45の内部に形成され、ソース電極51に電気的に接触する第2導電型のソース領域47と、第2導電型ドリフト領域43とを備え、半導体層42は、ソース領域47と接する第2導電型の補助ソース領域48をさらに有し、ソース領域47はゲート電極53によってオーバーラップされておらず、補助ソース領域48の一部はゲート電極53によってオーバーラップされており、補助ソース領域48の総ドーズ量は、ソース領域47の総ドーズ量よりも少ない。【選択図】図1

Claim (excerpt)：

基板と、 前記基板の主面上に設けられた半導体層と、 前記半導体層から電気的に絶縁され、前記半導体層に導電性チャネルを形成することができるゲート電極と、 前記導電性チャネルを介して電気的に接続されるソース電極およびドレイン電極と 前記半導体層と前記ゲート電極との間に設けられたゲート絶縁膜と を備えた半導体装置であって、 前記半導体層に形成された第1導電型のウェル領域と、 前記ウェル領域の内部に形成され、前記ソース電極に電気的に接触する第2導電型のソース領域と、 前記半導体層のうち前記ウェル領域が形成されていない部分から構成される第2導電型ドリフト領域と をさらに備え、 前記半導体層は、前記ウェル領域の内部に形成され、かつ、前記ソース領域と接する第2導電型の補助ソース領域をさらに有し、 前記ソース領域は前記ゲート電極によってオーバーラップされておらず、前記補助ソース領域の一部は前記ゲート電極によってオーバーラップされており、 前記補助ソース領域の総ドーズ量は、前記ソース領域の総ドーズ量よりも少ない半導体装置。

IPC (5)：

H01L 29/78 ,  H01L 29/12 ,  H01L 21/265 ,  H01L 21/266 ,  H01L 21/336

FI (7)：

H01L29/78 652B ,  H01L29/78 652T ,  H01L21/265 604Z ,  H01L21/265 F ,  H01L21/265 Z ,  H01L21/265 M ,  H01L29/78 658A

Patent cited by the Patent：

Cited by applicant (2)

• 炭化珪素半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2001-069186   Applicant：株式会社デンソー
• 炭化珪素半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2001-069193   Applicant：株式会社デンソー