Pat

J-GLOBAL ID：200903042101722252

半導体装置の製造方法

Inventor： 稗田 克彦 ,  川崎 敦子 ,  清利 正弘 ,  橘 勝彦 ,  山崎 壮一
Applicant, Patent owner： 株式会社東芝
Agent (6)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
Gazette classification：公開公報
Application number (International application number)：2003163857
Publication number (International publication number)：2004179614
Application date： Jun. 09, 2003
Publication date： Jun. 24, 2004
Summary：

【課題】STI溝内に、埋め込まれる絶縁膜の窪み、高さ変動などによる形状の劣化を防止できる半導体装置の製造方法を提供する。【解決手段】シリコン基板30上表面に、Si3N4膜32をマスク部材として形成し、シリコン基板30をエッチングしてSTI溝33を形成する。STI溝33が形成されたシリコン基板30に、過水素化シラザン重合体溶液の塗布膜(PSZ膜)を堆積し、その後、PSZ膜を溝中にのみ残置し、マスク部材上のPSZ膜を除去してSTI溝33の底部より600nm程度以下になるように薄膜化する。その後、PSZ膜を水蒸気雰囲気で熱処理することにより化学反応させてシリコン酸化膜37に変換する。その後、埋め込まれたシリコン酸化膜37を熱処理により緻密化する。【選択図】 図5

Claim (excerpt)：

半導体基板にマスク部材を用いて素子分離用溝を形成する工程、 前記半導体基板上に第1の膜を塗布法により形成し、前記素子分離用溝内に第1の膜を埋め込む工程、 前記第1の膜に含まれる溶媒を揮発させて、前記第1の膜を第2の膜に変換する工程、 前記マスク部材上の第2の膜をCMPにより除去して前記マスク部材の表面を露出し、前記素子分離用溝内に第2の膜を選択的に残置する工程、および 前記素子分離用溝内に埋め込まれた第2の膜を、水蒸気を含む雰囲気中で燃焼酸化処理する工程 を具備することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L21/76 ,  H01L21/316 ,  H01L21/3205

FI (4)：

H01L21/76 L ,  H01L21/316 S ,  H01L21/88 K ,  H01L21/88 N

F-Term (44)：

5F032AA34 ,  5F032AA44 ,  5F032AA45 ,  5F032AA74 ,  5F032BA02 ,  5F032CA17 ,  5F032DA01 ,  5F032DA10 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA26 ,  5F032DA27 ,  5F032DA28 ,  5F032DA33 ,  5F032DA34 ,  5F032DA53 ,  5F032DA74 ,  5F032DA78 ,  5F033HH08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ74 ,  5F033RR02 ,  5F033RR04 ,  5F033RR06 ,  5F033SS00 ,  5F033SS21 ,  5F033SS26 ,  5F033VV06 ,  5F033WW03 ,  5F033XX01 ,  5F058BA02 ,  5F058BC02 ,  5F058BF53 ,  5F058BF54 ,  5F058BF55 ,  5F058BF63 ,  5F058BH07 ,  5F058BJ06