Pat
J-GLOBAL ID：200903042153299838

半導体記憶装置及びその使用方法

Inventor：
永長 祐一

About 永長 祐一

, 
板野 清義

About 板野 清義


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 國分 孝悦
Gazette classification：公開公報
Application number (International application number)：1999294199
Publication number (International publication number)：2001118940
Application date： Oct. 15, 1999
Publication date： Apr. 27, 2001
Summary：
【要約】【課題】 捕獲された電荷を確実に消去することを可能とする半導体記憶装置と、この半導体記憶装置を用いた際に有効な消去アルゴリズムを提供する。【解決手段】 ゲート絶縁膜14中の異なる位置にそれぞれキャリアを捕獲するように成された半導体記憶装置であって、第1及び第2の拡散層12,13を含むp型シリコン半導体基板11に第1の電圧を印加し、ゲート電極2aに第2の電圧を印加することによりp型シリコン半導体基板11とゲート電極2aの間にトンネル電流を流し、トンネル電流によりゲート絶縁膜14に捕獲されたキャリアを消去する。これにより、チャネル領域の中央位置に捕獲された電荷を完全に消去することが可能となり、データ消去の信頼性を向上させることができる。
Claim (excerpt)：
半導体基板の表面領域に形成された1対の不純物拡散層と、前記1対の不純物拡散層間における前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とを備え、前記ゲート電極に所定電圧を印加することにより前記ゲート絶縁膜中の異なる位置にそれぞれキャリアを捕獲するように成された半導体記憶装置であって、前記1対の不純物拡散層を含む前記半導体基板に第1の電圧を印加し、前記ゲート電極に第2の電圧を印加することにより前記半導体基板と前記ゲート電極の間にトンネル電流を流し、前記トンネル電流により前記ゲート絶縁膜に捕獲されたキャリアを消去するようにしたことを特徴とする半導体記憶装置。
IPC (5)：
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/04 ,  H01L 27/115
FI (3)：
H01L 29/78 371 ,  G11C 17/00 621 C ,  H01L 27/10 434
F-Term (39)：
5B025AB02 ,  5B025AC01 ,  5B025AD08 ,  5B025AE08 ,  5F001AA11 ,  5F001AB02 ,  5F001AC02 ,  5F001AC06 ,  5F001AD61 ,  5F001AE02 ,  5F001AE08 ,  5F001AE30 ,  5F001AF06 ,  5F001AF20 ,  5F083EP17 ,  5F083EP22 ,  5F083ER02 ,  5F083ER05 ,  5F083ER06 ,  5F083ER08 ,  5F083ER11 ,  5F083ER14 ,  5F083ER19 ,  5F083ER21 ,  5F083ER23 ,  5F083ER30 ,  5F083GA11 ,  5F083GA30 ,  5F083ZA21 ,  5F101BA41 ,  5F101BB02 ,  5F101BC02 ,  5F101BC11 ,  5F101BD36 ,  5F101BE05 ,  5F101BE07 ,  5F101BE14 ,  5F101BF02 ,  5F101BF05
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM