Pat

J-GLOBAL ID：200903042221811836

ダイナミックランダムアクセスメモリ

Inventor： 田中 孝幸 ,  関野 芳正 ,  村島 良宏 ,  徳永 安弘 ,  上野 譲二 ,  世永 丈
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 柿本 恭成
Gazette classification：公開公報
Application number (International application number)：1991320539
Publication number (International publication number)：1993159575
Application date： Dec. 04, 1991
Publication date： Jun. 25, 1993
Summary：

【要約】【目的】 イコライズ動作の高速化を図ると共に、転送ゲートをオン,オフ制御するためのゲート電位の低下による装置の誤動作を防止する。【構成】 リセット時において、センスアンプ用イコライズ回路140が第1と第2のノードN121,N122の電位をイコライズ電位VPにすると共に、ビット線用イコライズ回路150がビット線BL1とBL2をイコライズ電位VPにする。これにより、転送ゲート121,122を介することなく、ノードN121とN122、ビット線BL1とBL2のイコライズ動作が独立に行われ、該イコライズ動作の高速化が図れる。

Claim (excerpt)：

互いに相補的な複数対のビット線対及びそれらと交叉する複数のワード線の各交叉箇所に接続された複数のダイナミックメモリセルと、第1の活性化信号により活性化されて第1と第2のノード間の電位差を検知・増幅するN型MOSトランジスタからなるN型センスアンプと、第2の活性化信号により活性化されて前記第2と第1のノード間の電位差を検知・増幅するP型MOSトランジスタからなるP型センスアンプと、前記ビット線対の一方を前記第1のノードと接続する第1の転送ゲートと、前記ビット線対の他方を前記第2のノードと接続する第2の転送ゲートとを、備えた相補型MOSトランジスタ構成のダイナミックランダムアクセスメモリにおいて、第1のイコライズ信号により活性化されて前記第1と第2のノードの電位を等しくするセンスアンプ用イコライズ回路と、第2のイコライズ信号により活性化されて前記ビット線対の電位を等しくするビット線用イコライズ回路とを、設けたことを特徴とするダイナミックランダムアクセスメモリ。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-116993
  
• 特開平1-223692
  
• 特開平2-003158