Pat
J-GLOBAL ID：200903042437418179
半導体ウェ-ハおよびその製造方法
Inventor：
,
,
Applicant, Patent owner：
,
Agent (1)：
安倍 逸郎
Gazette classification：公開公報
Application number (International application number)：1996139490
Publication number (International publication number)：1997298172
Application date： May. 08, 1996
Publication date： Nov. 18, 1997
Summary：
【要約】【課題】 ラップに耐える面取り面を低コストで形成する。面取り形状を制御し易くする。ラップでのダメージを完全に除去する。PCRコストを低減する。パーティクル発生の少ない半導体ウェーハを得る。【解決手段】 スライスされたシリコンウェーハを複数枚重ね合わせて(ギャザーして)エッチング液に浸漬する。同時に多数のウェーハ周縁部を面取りでき、低コストである。低コスト面取り後のウェーハをラップする。その後、高精度の面取りが施される。低番手砥石での面取りの後、連続して高番手砥石の面取りを施す。この結果、面取り面の形状を上下対称にできる。シリコンウェーハの表裏両面をエッチングし、ラップ・面取りでのダメージを除去する。次に、面取り面にPCRを施した後、研磨・洗浄を経る。
Claim (excerpt)：
半導体ウェーハの軸線を含む面での断面において、その半導体ウェーハの面取り面は、上記軸線と直交する線を中心にして線対称に形成された半導体ウェーハ。
Patent cited by the Patent：
Cited by examiner (5)
Show all
Return to Previous Page
