Pat

J-GLOBAL ID：200903042454596188

半導体装置の製造方法及び半導体装置

Inventor： 助川 和雄
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991187222
Publication number (International publication number)：1993036624
Application date： Jul. 26, 1991
Publication date： Feb. 12, 1993
Summary：

【要約】【目的】 コンタクトホール及びその形成方法に関し,薄い半導体層に対して低いコンタクト抵抗を有するコンタクトホールを形成することを目的とする。【構成】 基板1上に設けられた半導体層6を覆って形成された絶縁層5に,半導体層6とオーミック接続するためのコンタクトホール8となるべき穴7を絶縁層5を貫通して開口し,穴7を少なくとも半導体層6の厚さまで低抵抗の多結晶シリコン8bで埋め込み,半導体層6とオーミック接続するためのコンタクトホール8を形成する工程を有することを特徴として構成する。

Claim (excerpt)：

基板(1)上に設けられた半導体層(6)を覆って形成された絶縁層(5)に,該半導体層(6)とオーミック接続するためのコンタクトホール(8)となるべき穴(7)を該絶縁層(5)を貫通して開口し,該穴(7)を少なくとも該半導体層(6)の厚さまで低抵抗の多結晶シリコン(8b)で埋め込み,該半導体層(6)とオーミック接続するためのコンタクトホール(8)を形成する工程を有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/28 301 ,  H01L 27/12 ,  H01L 21/336 ,  H01L 29/784