Pat
J-GLOBAL ID：200903042506668069
力率改善回路および力率改善回路を用いたスイツチング電源回路
Inventor：
Applicant, Patent owner：
Agent (1)：
古澤 俊明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991292423
Publication number (International publication number)：1993111246
Application date： Oct. 11, 1991
Publication date： Apr. 30, 1993
Summary：
【要約】【目的】 スイッチング電源回路などに使用される力率改善回路において、制御が簡素化され、かつ、安価な制御回路を得ることを目的とする。【構成】 昇圧チョッパ回路24を有する回路において、力率改善用としてPWM制御用IC40を用い、その非反転誤差増幅器41の-入力端子〔2〕に、基準電圧Vrefを印加し、+入力端子〔1〕に、出力電圧信号を加える。これらの信号の位相を合わせるため、コンデンサ55を結合して電圧の変化を遅らせて、同じ位相にする。また、入力電流を入力電圧波形に相似した波形にするため、非反転誤差増幅器41の-入力端子〔2〕に、入力電圧に対して反転している微小信号を注入する。非反転誤差増幅器41の信号と、発振器47の3角波信号とが、コンパレータ43で比較され、パルス出力が得られ、そのままスイッチング素子16のゲート信号となり、昇圧チョッパ回路24が動作する。このようにして、PWM制御用IC40を用いて入力電流波形と出力電圧だけで制御することができる。
Claim (excerpt)：
全波整流した電圧を昇圧チョッパ回路24でスイッチングして一定の出力電圧を負荷に供給する回路において、力率改善用としてPWM制御用IC40を用い、このPWM制御用IC40の非反転誤差増幅器41の+入力端子〔1〕に、入力電流を全波整流した入力電圧に相似した波形にするための回路を結合し、前記非反転誤差増幅器41の-入力端子〔2〕に、前記+入力端子〔1〕の信号と位相を合わせて出力するための位相調整回路を結合し、前記PWM制御用IC40の出力側に、3角波とのコンパレータ43を介して前記昇圧チョッパ回路24に結合してなることを特徴とする力率改善回路。
IPC (2)：
Return to Previous Page
