Pat
J-GLOBAL ID：200903042602653617
溝型半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
中村 純之助 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997214909
Publication number (International publication number)：1999068092
Application date： Aug. 08, 1997
Publication date： Mar. 09, 1999
Summary：
【要約】【課題】必要な耐圧を確保しながらセル面積を縮小し、オン抵抗を低下させることの出来る横型UMOSを提供する。【解決手段】ドレインコンタクト領域101を囲む絶縁ゲート100で仕切られたドレインセルの平面形状が多角形であり、その周囲に複数個の多角形のソースセルが配置された横型UMOSにおいて、ドレインセルの領域内で、ベース領域1203上の絶縁ゲートの角部に沿った位置に、第2のベースコンタクト領域104を形成し、これでベース領域をソース電極に接続する構造。第2のベースコンタクト領域はドレインセルの角部に形成されるため、この部分のPN接合は平面的に見た曲率が緩和され、他に比べて空乏層がより拡がるので、電界が弱くなり、不純物濃度が濃くなっても耐圧の低下が起こらない。そのためセル面積をより小さくし、セル密度を上げながら必要な耐圧を確保できる。
Claim (excerpt)：
半導体基板内に形成されたドレイン領域と、前記半導体基板表面に形成され、前記ドレイン領域と電気的に接続されたドレインコンタクト領域と、前記ドレインコンタクト領域から離隔し、かつ前記ドレインコンタクト領域を連続的に囲むように形成されたベース領域と、前記ベース領域の表面に形成され、前記ドレインコンタクト領域の周囲を囲むように複数個配置されたソース領域と、前記半導体基板表面に形成され、前記ベース領域と電気的に接続された第1のベースコンタクト領域と、前記ソース領域および前記第1のベースコンタクト領域と電気的に接続されたソース電極と、前記ドレインコンタクト領域と前記ソース領域との間、および各ソース領域間に、前記ドレインコンタクト領域および前記ソース領域を囲むようにそれらから離隔して、前記半導体基板表面から前記ベース領域を貫通するように形成された絶縁ゲートと、を備え、前記絶縁ゲートは断面形状がU字型の絶縁膜に囲まれたゲート領域からなる、横型UMOSであって、前記ドレインコンタクト領域を囲む絶縁ゲートで仕切られた領域の平面形状は多角形であり、その領域内で、前記ベース領域上の前記絶縁ゲートの角部に沿った位置に、第2のベースコンタクト領域を形成し、前記第2のベースコンタクト領域を前記ソース電極に接続したことを特徴とする溝型半導体装置。
FI (6)：
H01L 29/78 653 C
, H01L 29/78 301 V
, H01L 29/78 301 W
, H01L 29/78 301 J
, H01L 29/78 652 F
, H01L 29/78 652 G
