Pat

J-GLOBAL ID：200903042615736929

半導体装置の製造方法

Inventor： 寺岡 有殿
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993031038
Publication number (International publication number)：1994244381
Application date： Feb. 22, 1993
Publication date： Sep. 02, 1994
Summary：

【要約】【目的】容量下部電極としての低抵抗多結晶Si層上に容量絶縁膜を形成するまでの一連の工程で自然酸化膜の成長および巻き込み酸化を抑制する。【構成】低抵抗多結晶Si電極とその上に形成した薄膜との界面、またはこの電極表面、あるいはこの電極の結晶内部にN+ イオンを注入し活性化熱処理を行って窒化Si層を形成する。そしての窒化Si層をエッチバックして極薄い膜としその上に絶縁膜を形成して容量絶縁膜を設ける。

Claim (excerpt)：

下部電極としての低抵抗多結晶Si層上に薄膜を形成する工程と、前記薄膜と前記低抵抗多結晶Si層との界面にN+ イオンを注入する工程と、注入されたN原子を活性化する熱処理工程と、前記薄膜を除去する工程と、N+ イオン注入によって生成した窒化Si層をエッチバックして極薄窒化Si層を残す工程と、前記極薄窒化Si層上に絶縁膜を形成することによって容量絶縁膜を設けることを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 27/108 ,  H01L 21/265 ,  H01L 21/283 ,  H01L 21/318 ,  H01L 27/04

FI (3)：

H01L 27/10 325 J ,  H01L 21/265 P ,  H01L 21/265 A