Pat

J-GLOBAL ID：200903042699269573

半導体装置及びその製造方法

Inventor： 佐藤 新治
Applicant, Patent owner： 株式会社リコー
Gazette classification：公開公報
Application number (International application number)：1997365425
Publication number (International publication number)：1999186273
Application date： Dec. 19, 1997
Publication date： Jul. 09, 1999
Summary：

【要約】【課題】 低抵抗で、エレクトロマイグレーション耐性及びストレスマイグレーション耐性に優れ、信頼性の高い埋め込み方式のCu配線層を有する半導体装置及びその製造方法を提供することを目的とする。【解決手段】 トランジスタ等の半導体素子が形成された半導体基板10上に絶縁膜12が形成され、この絶縁膜12表面に配線溝14が形成され、この配線溝14内には、配線溝14内の側壁及び底面を覆っているTiN保護膜16を介して、4at.%のMgが固溶されているCu膜からなる埋め込み配線層であるCu-4at.%Mg配線層18aが埋め込まれている。このCu-4at.%Mg配線層18a上には、Cu-4at.%Mg配線層18aの酸化を防止するための酸化防止バリアとして機能するMgO皮膜26が形成されている。

Claim (excerpt)：

半導体基板上の絶縁膜に形成された接続孔又は配線溝内の少なくとも一方に、配線層が埋め込まれている半導体装置であって、前記配線層が、所定の元素が固溶されて融点が純銅よりも低くなっている銅膜からなることを特徴とする半導体装置。

IPC (2)：

H01L 21/3205 ,  H01L 21/768

FI (3)：

H01L 21/88 B ,  H01L 21/88 M ,  H01L 21/90 C