Pat

J-GLOBAL ID：200903042701115040

半導体装置

Inventor： 小田 善造
Applicant, Patent owner： セイコーエプソン株式会社
Agent (1)： 鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993316962
Publication number (International publication number)：1995169795
Application date： Dec. 16, 1993
Publication date： Jul. 04, 1995
Summary：

【要約】【目的】半導体チップの回路面上に金属リードを設けたリード・オン・チップ(LOC)パッケージを低コストで製造可能とする。【構成】半導体チップ102の表面の複数の電極104の上方には金属リードの内側部分であるインナーリード107があり、電極とは一対一に相対している。半導体チップとインナーリードとは異方性導電膜108により接着結合されている。電極は、その電極に相対するインナーリードと、異方性導電膜中に含まれている導電性粒子109により電気的に導通している。異方性導電膜は微小な導電性粒子を接着剤フィルムに分散した接続材料であり、導電性粒子で電極間を電気的に接続すると同時に、接着剤で機械的に固定をする。【効果】半導体チップとインナーリードとの機械的接着と、半導体チップ表面上の電極とインナーリードとの電気的結合とを一工程でできる。

Claim (excerpt)：

半導体チップと、該半導体チップの表面に設けられた電極群と、金属リード群と、該半導体素子表面と該金属リード群とを接着する薄膜とを含んで成る半導体装置において、該電極群の中の一電極と該金属リード群の中の一金属リード間では該薄膜中の導電物質により電気的に導通しており、他の金属リードとは該薄膜を介しては電気的に非導通である事を特徴とした半導体装置。

IPC (2)：

H01L 21/60 321 ,  H01L 21/60 311