Pat

J-GLOBAL ID：200903042705733236

入力ヒステリシス回路

Inventor： 西森 久雄 ,  川原 広義 ,  田中 純
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 宮田 金雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998353019
Publication number (International publication number)：2000183702
Application date： Dec. 11, 1998
Publication date： Jun. 30, 2000
Summary：

【要約】【課題】 回路を構成する素子数を減らすことで、ICチップ内に占める回路の面積を小さくすることにより、コストの削減につなげることができる入力ヒステリシス回路を得る。【解決手段】 出力に関するトランジスタQ3のベースに接続された抵抗の分割比を、設定用のトランジスタQ2をON,OFFさせることで変化させることにより、入力閾値電圧とヒステリシス幅を設定する。

Claim (excerpt)：

出力に関するトランジスタのベースに接続された抵抗の分割比を変化させることにより、入力閾値電圧とヒステリシス幅を設定することを特徴とする入力ヒステリシス回路。

F-Term (9)：

5J039DA03 ,  5J039DA08 ,  5J039DB08 ,  5J039DB09 ,  5J039DC02 ,  5J039KK16 ,  5J039KK18 ,  5J039MM02 ,  5J039MM16