Pat

J-GLOBAL ID：200903042728756080

半導体記憶装置

Inventor： 北川 雅也
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外3名)
Gazette classification：公開公報
Application number (International application number)：1992199583
Publication number (International publication number)：1994045451
Application date： Jul. 27, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【目的】 本発明は冗長回路と自己診断回路とを有する半導体記憶装置に関し、冗長回路への置き換えのために行う不良箇所を特定可能な試験が容易に行えるようにすることを目的とする。【構成】 冗長回路2と自己診断回路3とを備える半導体記憶装置において、自己診断回路3は自己診断動作において不良箇所を発見した時に不良箇所の位置を記憶する不良位置記憶手段4と不良位置記憶手段4に記憶した不良箇所の位置を出力する出力手段5とを備えるように構成する。

Claim (excerpt)：

不良箇所を置き換える冗長回路(2)と、不良箇所の有無を判定する自己診断回路(3)とを備える半導体記憶装置において、前記自己診断回路(3)は、自己診断動作において不良箇所を発見した時に該不良箇所の位置を記憶する不良位置記憶手段(4)と、該不良位置記憶手段(4)に記憶した前記不良箇所の位置を出力する出力手段(5)とを備えることを特徴とする半導体記憶装置。

IPC (5)：

H01L 21/82 ,  G11C 11/413 ,  G11C 29/00 301 ,  G11C 29/00 303 ,  H01L 21/66

FI (2)：

H01L 21/82 R ,  G11C 11/34 341 C

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-181097
  
• 特開平3-160697
  
• 特開昭63-079298