Pat

J-GLOBAL ID：200903042758735540

半導体装置の製造方法

Inventor： 辨崎 清隆 ,  佐々木 秀彦 ,  瀬戸 弘之 ,  奥井 富士雄
Applicant, Patent owner： 株式会社村田製作所
Agent (1)： 中野 雅房
Gazette classification：公開公報
Application number (International application number)：1992303065
Publication number (International publication number)：1994132317
Application date： Oct. 14, 1992
Publication date： May. 13, 1994
Summary：

【要約】【目的】 半導体基板の損傷を防止することができる半導体装置の製造方法を提供する。【構成】 GaAs基板1上にキャップアニール用のSiNX膜3、エッチングストップ用のSiO2膜4及びSiNX膜5を形成した後、ダミーゲート形成領域にマスクパターン6を形成する。異方性エッチングによってマスクパターン6から露出している部分のSiNX膜5を除去し、同時にマスクパターン6の下に残ったSiNX膜5aの側壁をエッチングする。ついで、露出した部分のSiO2膜4をエッチング除去してマスクパターン6、SiNX膜5a及びSiO2膜4aからなるT型ダミーゲート7を形成する。

Claim (excerpt)：

半導体基板上に熱処理用保護膜、エッチングストップ膜及びダミーゲート用膜を形成した後、ダミーゲート用膜の上にダミーゲート形成用のマスクパターンを形成する工程と、前記ダミーゲート用膜の前記マスクパターンから露出した領域をドライエッチングすることによってダミーゲート用膜の前記マスクパターンの下の部分をサイドエッチングしてT型ダミーゲートを形成する工程と、当該T型ダミーゲートをマスクとして前記半導体基板にイオン注入する工程と、当該T型ダミーゲートを原型として半導体基板上にゲート電極を形成する工程とを有する半導体装置の製造方法。

IPC (3)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/302

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭63-164434
  
• 特開昭63-092062
  
• 特開昭64-055872
  
• 特開昭64-004080