Pat

J-GLOBAL ID：200903042761250078

半導体装置及びその製造方法

Inventor： 川井 健治 ,  佐藤 哲夫
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1994174459
Publication number (International publication number)：1996046173
Application date： Jul. 26, 1994
Publication date： Feb. 16, 1996
Summary：

【要約】【目的】 共有化されたソース/ドレイン領域と配線との電気的接続が微細な領域で可能な半導体装置を得る。【構成】 一対のソース/ドレイン領域3、4と、ゲート電極7と、上敷絶縁膜9と、一対のサイドウォール10とを有し、一方のソース/ドレイン領域4が共有化された2つのMOS型トランジスタを形成する。上敷絶縁膜9及びサイドウォール10上に酸化膜11を形成する。酸化膜11上に、ゲート電極7上方の厚さ及びゲート電極7の上側肩部の斜め上方の厚さがソース/ドレイン領域4の上方の厚さよりも厚い窒化膜12を形成する。窒化膜12上に層間絶縁層13を形成する。ソース/ドレイン領域4上の層間絶縁層13、窒化膜12及び酸化膜11をそれぞれエッチングしてコンタクトホール13a、開口部12a及び11aをそれぞれ形成する。コンタクトホール13a、開口部12a及び11aを介してソース/ドレイン領域4に接続される配線層14を形成する。

Claim (excerpt)：

それぞれが、半導体基板の一主面に形成された一対のソース/ドレイン領域と、この一対のソース/ドレイン領域の間に位置する半導体基板の一主面上にゲート絶縁膜を介して形成されたゲート電極と、このゲート電極上に形成された上敷絶縁膜と、これらゲート電極及び上敷絶縁膜の両側面に形成された絶縁体からなる一対のサイドウォールとを有し、上記一対のソース/ドレイン領域の一方のソース/ドレイン領域が同じ不純物拡散領域にて形成されているとともに、ゲート電極の一側面が対向して配置された2つのMOS型トランジスタ、これら2つのMOS型トランジスタの上敷絶縁膜上及び一対のサイドウォール上に形成されるとともに、上記一対のソース/ドレイン領域の一方のソース/ドレイン領域の位置に開口部を有し、上記上敷絶縁膜より薄い第1の絶縁層、この第1の絶縁層の上に形成され、上記ゲート電極上に位置する最大膜厚が500〜600Åの範囲にあるとともに、上記一対のソース/ドレイン領域の一方のソース/ドレイン領域の位置に開口部を有する、上記第1の絶縁層とは異なる絶縁体からなる第2の絶縁層、これら第1及び第2の絶縁層の開口部を介して上記一対のソース/ドレイン領域の一方のソース/ドレイン領域に電気的に接続された配線層を備えた半導体装置。

IPC (7)：

H01L 29/41 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 29/78 ,  H01L 21/336

FI (4)：

H01L 29/44 D ,  H01L 21/90 D ,  H01L 27/10 681 B ,  H01L 29/78 301 P