Pat

J-GLOBAL ID：200903042971908670

半導体装置の製造方法

Inventor： 高木 万里子
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1996133026
Publication number (International publication number)：1997321043
Application date： May. 28, 1996
Publication date： Dec. 12, 1997
Summary：

【要約】【課題】位置を決定するために計算機処理をおこなう必要がなく、また、配線とのショートの発生を防止できるダミーパターンを有し、CMP法により表面上を平坦化した半導体装置の製造方法を提供すること。【解決手段】配線2の最小線幅及び最小間隔と同程度の線幅及び間隔を有するパターンを全面にもつマスク6を用いて、光露光を行い、配線2間の段差領域4にレジストパターン9を形成する。次に、このレジストパターン9をマスクにしてエッチングを行い、層間絶縁膜3からなるダミーパターン10を形成し、表面に更に層間絶縁膜11を形成して、CMP法により平坦化をおこなう。

Claim (excerpt)：

表面に凸部及び凹部を有する半導体基板上に前記凸部の高さ以上の厚さを有する第1絶縁膜を形成する工程と、前記第1絶縁膜上に前記凹部が覆われるようにレジストを形成する工程と、前記凸部間の間隔以下の線幅をもつパターンを有する露光マスクを用いて前記レジストを露光する工程と、前記露光されたレジストを現像し、前記凹部にレジストパターンを形成する工程と、前記レジストパターンをマスクにして、前記第1絶縁膜の凸部を前記第1絶縁膜の凹部と同程度の高さまでエッチングする工程と、前記第1絶縁膜上に第2絶縁膜を形成する工程とを具備したことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/3205 ,  H01L 21/027 ,  H01L 21/3065 ,  H01L 21/304 321

FI (4)：

H01L 21/88 K ,  H01L 21/304 321 S ,  H01L 21/30 515 C ,  H01L 21/302 J