Pat

J-GLOBAL ID：200903042980695000

半導体集積回路装置の製造方法

Inventor： 村尾 幸信
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1994134883
Publication number (International publication number)：1995321069
Application date： May. 26, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】 シリサイド化するための強磁性体金属を均一の膜厚に形成できるようにする。【構成】 LDD構造のMOSトランジスタを形成した後、Co:20アトム%、Ti:80アトム%のターゲットを用いて、マグネトロン・スパッタ法により、半導体基板上全面に、Co-Ti膜108を形成する〔(a)図〕。熱処理を施して、多結晶シリコンゲート電極105上及びLDDn型拡散層106上にCoシリサイド-Tiシリサイド混合層109を形成する〔(b)図〕。未反応Co-Ti膜108をエッチング除去する〔(c)図〕。

Claim (excerpt)：

(1)表面が露出された単結晶シリコン拡散領域および/または表面が露出された多結晶シリコン膜を有する半導体基板上に、スパッタ法により所定の組成の金属膜を形成する工程と、(2)熱処理を施してシリコンと前記所定の組成の金属とを反応させてシリサイド膜を形成する工程と、を備え、前記(1)の工程におけるスパッタリングが、コバルト(Co)、ニッケル(Ni)等の強磁性体材料に、モリブデン(Mo)、タングステン(W)等の反強磁性体、あるいはチタン(Ti)、ジルコニウム(Zr)、ハフニウム(Hf)、タンタル(Ta)等の常磁性体でシリコンと反応してシリサイドを形成する材料の1乃至複数種が添加された材料からなるターゲットを用いて行われることを特徴とする半導体集積回路装置の製造方法。

IPC (8)：

H01L 21/285 301 ,  C23C 14/34 ,  C23C 14/35 ,  C23C 14/58 ,  H01L 21/203 ,  H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336