Pat

J-GLOBAL ID：200903042987565500

はり合わせ半導体装置の製造方法

Inventor： 五味 孝行
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1992100338
Publication number (International publication number)：1994045567
Application date： Mar. 26, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】 (修正有)【目的】 はり合わせ技術により、基板上に複数層の結晶シリコン膜(SOI層等)を有する半導体装置の製造において、はり合わせ時のアニールの際に下層のポリシリコン膜に悪影響が生ずることを防止して、性能の良いはり合わせ半導体装置を得ることができるはり合わせ半導体装置の製造方法を提供すること。【構成】 半導体基板上に複数層の結晶シリコン膜(SOI構造1a,16a)を有している半導体装置を、半導体基板のはり合わせ技術を用いて製造する場合、はり合わせる2枚の基板のうちの一方の基板のはり合わせ面あるいは双方の基板のはり合わせ面にシリコン系材料等の光遮断・吸収膜14を形成し、更に必要に応じて酸化膜を形成して、はり合わせるべき2枚の基板を重合わせ、エキシマレーザ光等の短波長光の照射でのアニールでこの光遮断・吸収膜面を高温加熱してはり合わせるはり合わせ半導体装置の製造方法。

Claim (excerpt)：

半導体基板上に複数層の結晶シリコン膜を有している半導体装置を、半導体基板のはり合わせ技術を用いて製造するはり合わせ半導体装置の製造方法において、はり合わせる2枚の基板のうちの一方の基板のはり合わせ面あるいは双方の基板のはり合わせ面に光遮断・吸収膜を形成し、はり合わせるべき2枚の基板を重合わせ、短波長光の照射でのアニールでこの光遮断・吸収膜面を高温加熱してはり合わせるはり合わせ半導体装置の製造方法。

IPC (3)：

H01L 27/12 ,  H01L 21/02 ,  H01L 27/00 301