Pat

J-GLOBAL ID：200903042995573954

電源装置

Inventor： 小松 俊一 ,  渡辺 和人 ,  朝山 厚 ,  斉藤 哲史
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 丹羽 宏之 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993118411
Publication number (International publication number)：1994335243
Application date： May. 20, 1993
Publication date： Dec. 02, 1994
Summary：

【要約】【目的】 高圧出力を確実に制御し、信頼性と効率に優れ小型化が可能な、複写機,プリンター等の画像形成装置に適した電源装置。【構成】 コンバータトランスT1の2次側出力電圧に対応して1次側のスイッチングトランジスタTr1のオン/オフ時間を計算しコンバータトランスT1の1次側の励磁期間を制御するCPU14を備え2次側の出力1を所定の電圧に制御する電源装置であって、スイッチングトランジスタTr1の過電流検出をする過電流検出用の抵抗R1と、抵抗R1により検出した値を指定値Vrefと比較するコンパレータQ1と、CPU14からのスイッチングトランジスタTr1のオン/オフ信号に同期し、かつ同信号のオン期間より短いオン期間を有する遅延信号Cを生成する遅延回路15と、コンパレータQ1の出力と遅延信号Cとを入力する論理積回路15と、論理積回路15の出力に応じてスイッチングトランジスタTr1をオフするラッチ型出力停止回路9とを備えたことを特徴とする電源装置。

Claim (excerpt)：

トランスの2次側出力電圧に対応して1次側のスイッチング素子のオン/オフ時間を計算しコンバータトランスの1次側の励磁期間を制御する制御手段を備え複数の2次側出力のうち少なくとも一つを所定の電圧に制御する電源装置であって、前記スイッチング素子の電流検出をする電流検出手段と、該電流検出手段により検出した値を指定値と比較する比較手段と、前記制御手段からのスイッチング素子のオン/オフ信号に同期し、かつ同信号のオン期間より短いオン期間を有する遅延信号を生成する遅延信号生成手段と、前記比較手段の出力と前記遅延信号とを入力する論理積回路と、該論理積回路の出力に応じて前記スイッチング素子をオフする過電流保護手段とを備えたことを特徴とする電源装置。

IPC (4)：

H02M 3/28 ,  G03G 15/00 102 ,  G05F 1/10 ,  G05F 1/10 304