Pat

J-GLOBAL ID：200903043039787322

半導体装置の製造方法

Inventor： 新田 博行 ,  幸山 裕亮
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1997126135
Publication number (International publication number)：1998050822
Application date： May. 16, 1997
Publication date： Feb. 20, 1998
Summary：

【要約】【課題】 素子分離絶縁膜形成の際に、素子間分離絶縁膜の端に生ずる凹部分を防止できると共に、製造工程を減少させ、形成が容易で歩留まりの高い、STIの製造方法を提供する事である。【解決手段】 本発明は、半導体基板上500に溝515を形成し、少なくとも前記溝515に絶縁膜520を充填させる。その後、一回以上の平坦化手段により前記半導体基板上500の絶縁膜505を除去し、前記溝内にのみ絶縁膜520を残す。この一回以上の平坦化の内、最後の平坦化手段にウットエッチング法を用いず、鏡面研磨法により平坦化を行う。

Claim (excerpt)：

半導体基板上の凹部分に、前記半導体基板表面まで絶縁膜が埋設されている半導体装置を製造する方法において、前記半導体基板に凹部を形成する工程と、前記凹部分が充填するまで第一の絶縁膜を形成する工程と、前記第一の絶縁膜を回転研磨法により後退させる事により前記半導体基板表面を露出させる工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/76 ,  H01L 21/304 321 ,  H01L 27/108 ,  H01L 21/8242

FI (3)：

H01L 21/76 N ,  H01L 21/304 321 S ,  H01L 27/10 681 D