Pat
J-GLOBAL ID：200903043098154015

薄膜トランジスターのアレイ構造

Inventor：
ジュン ミュン チュル

About ジュン ミュン チュル


Applicant, Patent owner：
エルジー電子株式会社

About エルジー電子株式会社


Agent (1)： 石田 敬 (外3名)
Gazette classification：公開公報
Application number (International application number)：1994001845
Publication number (International publication number)：1995218929
Application date： Jan. 13, 1994
Publication date： Aug. 18, 1995
Summary：
【要約】 (修正有)【目的】 ゲート電極とソースバス電極との交差部位の段差を減らし、ソースバス電極の断線現象を防止して収率を向上する。【構成】 非単結晶半導体層14、第2絶縁層15及びn+ 非単結晶半導体層16がソース電極と同じ方向に形成され、前記第2絶縁層の幅がソース電極の幅よりも広く形成され、前記非単結晶半導体層及びn+ 非単結晶半導体層の幅が第2絶縁層の幅よりも広く形成された薄膜トランジスターのアレイ構造である。
Claim (excerpt)：
薄膜トランジスターのアレイ構造であって、非単結晶半導体層、第2絶縁層及びn+ 非単結晶半導体層がソース電極と同じ方向に形成され、前記第2絶縁層の幅がソース電極の幅よりも広く形成され、前記非単結晶半導体層及びn+ 非単結晶半導体層の幅が第2絶縁層の幅よりも広く形成された薄膜トランジスターのアレイ構造。
IPC (3)：
G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786
Patent cited by the Patent：
Cited by examiner (5)
  • 特開昭61-051972
  • 特開平1-217422
  • 特開昭61-051972
Show all

Return to Previous Page

TOP

BOTTOM