Pat

J-GLOBAL ID：200903043102495329

液晶表示装置

Inventor： 佐藤 拓生 ,  岩永 利彦 ,  橋本 芳浩
Applicant, Patent owner： ソニー株式会社
Agent (1)： 鈴木 晴敏
Gazette classification：公開公報
Application number (International application number)：1995215385
Publication number (International publication number)：1997043640
Application date： Jul. 31, 1995
Publication date： Feb. 14, 1997
Summary：

【要約】【課題】 微細化された画素電極間におけるラビング処理による短絡欠陥を防止する。【解決手段】 液晶表示装置は配向面20Tを有する対向基板2と、同じく配向面20Bを有する画素基板1と、両配向面20T,20Bの間に保持された液晶層3とを備えたパネル構造を有する。対向基板2は配向面20Tに沿って連続的に形成された対向電極5を備えている。画素基板1は少なくとも、複数のスイッチング素子7と、スイッチング素子7を被覆して凹凸を埋める平坦化膜18と、配向面20Bに沿って平坦化膜18の上に分割的に形成され且つスイッチング素子7により個々に駆動される画素電極6とを備えている。画素電極6は厚みが10nm〜60nmの範囲で薄膜化された透明導電膜からなり、ラビング時に繊維屑が生じるのを防止する。

Claim (excerpt)：

配向面を有する対向基板と、同じく配向面を有する画素基板と、両配向面の間に保持された液晶層とを備えたパネル構造を有し、前記対向基板は該配向面に沿って連続的に形成された対向電極を備え、前記画素基板は少なくとも、複数のスイッチング素子と、該スイッチング素子を被覆して凹凸を埋める平坦化膜と、配向面に沿って該平坦化膜の上に分割的に形成され且つ該スイッチング素子により個々に駆動される画素電極とを備え、前記画素電極は厚みが10nm〜60nmの範囲で薄膜化された透明導電膜からなる液晶表示装置。

IPC (2)：

G02F 1/136 500 ,  G02F 1/1343

FI (2)：

G02F 1/136 500 ,  G02F 1/1343