Pat

J-GLOBAL ID：200903043120097691

3次元半導体集積回路装置の製造方法

Inventor： 小柳 光正 ,  栗野 浩之
Applicant, Patent owner： 科学技術振興事業団
Agent (1)： 清水 守
Gazette classification：公開公報
Application number (International application number)：1998062421
Publication number (International publication number)：1999261000
Application date： Mar. 13, 1998
Publication date： Sep. 24, 1999
Summary：

【要約】【課題】 工程を低減し、迅速・的確に作製し、信頼性を高めることができる貼り合わせによる3次元半導体集積回路装置の製造方法を提供する。【解決手段】 貼り合わせによる3次元半導体集積回路装置の製造方法において、トレンチに埋め込まれる垂直相互接続体17を形成するとともに、半導体集積回路が形成された上層のLSIウエハ11をセットする工程と、前記上層のLSIウエハ11の垂直相互接続体17の端面にバンプ19を形成する工程と、前記バンプ19を介して下層の半導体集積回路が形成された基板となるLSIウエハ1上に貼り合わせを行う工程と、前記バンプ19のみで貼り合わせ積層化した前記上下2層のウエハ1,11間に絶縁性接着剤20を注入する工程とを施す。

Claim (excerpt)：

貼り合わせによる3次元半導体集積回路装置の製造方法において、(a)トレンチに埋め込まれる垂直相互接続体を形成するとともに、半導体集積回路が形成された上層のウエハをセットする工程と、(b)前記上層のウエハの垂直相互接続体の端面にバンプを形成する工程と、(c)前記バンプを介して下層の半導体集積回路が形成された基板となるウエハ上に貼り合わせを行う工程と、(d)前記バンプのみで貼り合わせ積層化した前記上下2層のウエハ間に絶縁性接着剤を注入する工程とを施すことを特徴とする3次元半導体集積回路装置の製造方法。