Pat

J-GLOBAL ID：200903043149163944

半導体装置およびその製造方法

Inventor： 青木 仁志
Applicant, Patent owner： シャープ株式会社
Agent (1)： 青山 葆 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993210271
Publication number (International publication number)：1995066302
Application date： Aug. 25, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】 メモリーセルサイズ当たりの記憶容量を増大させることができる半導体装置およびその製造方法を提供する。【構成】 この半導体装置は、レジストパターン5とゲート電極4をマスクとするイオン注入によって作製され、実効チャネル幅を縮小する不純物注入部6,6,6を備えている。ゲート電極4を作製するフォトリソグラフィの解像限界よりも小さなステップで刻まれた互いに異なる実効チャネル幅を有する実効チャネルCH2およびCH3を備える。【効果】 サイズアップを招くことなく、多値出力レベルを実現できる。

Claim (excerpt)：

駆動能力が異なる複数のトランジスタを含むメモリーセルを有するMOS型マスクROMを備え、多値出力レベルを実現する半導体装置であって、上記トランジスタのうちの少なくとも一つのトランジスタは、基板上に設けられたゲート電極と、上記基板に含まれ、かつ、上記ゲート電極に対向するチャネルと、上記基板に含まれ、かつ、上記チャネルが導電する方向の両端に設けられたソース/ドレイン部とを有し、上記ゲート電極は、上記ゲート電極の幅方向が上記チャネルが導電する方向に対して略直角になるように配置されており、上記チャネルは、上記ゲート電極に印加する電圧に応じて、導電状態と遮断状態の2つの状態のいずれかの状態になる実効チャネルと、上記ゲート電極に対向する領域を含む領域にある基板に、上記実効チャネルが含む不純物と同じタイプの不純物を導入することによって形成されており、上記実効チャネルの導電方向と直角な方向の上記実効チャネルの寸法である実効チャネル幅を、上記ゲート電極の幅よりも小さくする実効チャネル幅縮小用不純物注入部とを有することを特徴とする半導体装置。

IPC (2)：

H01L 21/8246 ,  H01L 27/112

Patent cited by the Patent：

Cited by examiner (2)

• 特開平1-143255
  
• 半導体メモリ装置とその製造方法
  Gazette classification：公開公報   Application number：特願平4-280755   Applicant：株式会社リコー