Pat
J-GLOBAL ID:200903043226664420

設計支援装置および設計支援プログラム

Inventor:
Applicant, Patent owner:
Agent (2): 佐藤 強 ,  小川 清
Gazette classification:公開公報
Application number (International application number):2005079249
Publication number (International publication number):2006260373
Application date: Mar. 18, 2005
Publication date: Sep. 28, 2006
Summary:
【課題】 ICやLSI等の集積回路を構成する回路要素を配置支援するためのものにおいて、煩雑な検証を極力必要なくなるようにする。【解決手段】 設計支援装置が、NPNトランジスタのベース間が共通に接続されていると共にエミッタ間が共通に接続された条件を満たす電気的接続情報をネットリストL2から抽出し(S2)、抽出された電気的接続情報に対応したレイアウト情報を検出し、当該レイアウト情報に基づいて寄生的に生じる寄生情報(合成抵抗値情報、合計配線長情報、合計寄生容量値情報)を算出し(S5)、算出された寄生情報を表示する。【選択図】 図1
Claim (excerpt):
複数の回路要素が組み合わされてなるICやLSI等の集積回路内について前記回路要素を配置支援するための設計支援装置において、 前記回路要素を電気的に接続する電気的接続情報から予め設定された所定条件を満たす電気的接続情報を抽出する抽出手段と、 前記回路要素の相対的な配置関係を示すレイアウト情報であって前記抽出手段により抽出された電気的接続情報に対応した前記レイアウト情報を検出する検出手段と、 前記検出手段により検出されたレイアウト情報に基づいて前記回路要素に対して寄生的に生じる寄生情報を算出する算出手段と、 前記算出手段により算出された寄生情報を報知する報知手段とを備えたことを特徴とする設計支援装置。
IPC (2):
G06F 17/50 ,  H01L 21/82
FI (4):
G06F17/50 666L ,  G06F17/50 672Z ,  H01L21/82 D ,  H01L21/82 C
F-Term (17):
5B046AA08 ,  5B046BA04 ,  5B046JA01 ,  5F064CC02 ,  5F064CC22 ,  5F064DD02 ,  5F064EE08 ,  5F064EE42 ,  5F064EE43 ,  5F064EE52 ,  5F064HH01 ,  5F064HH06 ,  5F064HH09 ,  5F064HH10 ,  5F064HH11 ,  5F064HH12 ,  5F064HH15
Patent cited by the Patent:
Cited by applicant (1)

Return to Previous Page