Pat

J-GLOBAL ID：200903043265085209

マルチプロセッサ

Inventor： 増渕 美生
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993041188
Publication number (International publication number)：1994259384
Application date： Mar. 02, 1993
Publication date： Sep. 16, 1994
Summary：

【要約】【目的】プロセッシングエレメント数によらず、少ないメモリ容量で実現できるディレクトリメモリ方式のマルチプロセッサを提供する。【構成】メモリデータの複製を保持するプロセッシングエレメントの情報を、データメモリに付随したディレクトリメモリに有する共有メモリ型マルチプロセッサにおいて、複数のプロセッシングエレメントをグループ化し、グループ単位にディレクトリ情報を保持するようにすることで、プロセッシングエレメント数の増加に伴うディレクトリメモリの増大を防ぐ。これによりメモリ効率の高いディレクトリ方式マルチプロセッサを実現できる。従って、大規模なマルチプロセッサを構築することが容易になり、システムの性能を向上させることが可能になる。

Claim (excerpt)：

複数のブロックに分割された主記憶メモリと、前記主記憶メモリの各ブロックのデータの複製を保持する記憶装置を各々有する複数のプロセッシングエレメントと、前記主記憶メモリに付随してメモリブロックデータの複製がどのプロセッシングエレメントに保持されているかの情報を保持するディレクトリメモリを有するマルチプロセッサにおいて、前記複数のプロセッシングエレメントを各々少なくとも1つのプロセッシングエレメントを含む複数のプロセッシンググループに分け、前記ディレクトリメモリの各エントリは前記プロセッシンググルーの各々に対応するビット列を含み、前記ビット列は対応する前記プロセッシンググループに属するプロセッシングエレメントのうちの少なくとも1つが前記メモリブロックの複製を有することを示し、前記ディレクトリメモリに格納された情報から前記メモリブロックデータの複製を保持するプロセッシンググループを同定するグループ情報制御部と、前記ディレクトリメモリからエントリを読みだし、かつ前記グループ情報制御部により同定されたプロセッシンググループに対して所定のメッセージを送るディレクトリ情報制御部とを備えたことを特徴とするマルチプロセッサ。

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-275563
  
• 特開平3-080733
  
• 特公昭42-008575