Pat
J-GLOBAL ID:200903043272800371

半導体基板およびその製造方法ならびにそれを用いた半導体装置およびその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 大和
Gazette classification:公開公報
Application number (International application number):1996301459
Publication number (International publication number):1998144607
Application date: Nov. 13, 1996
Publication date: May. 29, 1998
Summary:
【要約】【課題】 SOI構造の半導体基板における半導体層の結晶欠陥に起因する特性不良の発生を防止する。【解決手段】 ベースとなるシリコン基板4と、シリコン基板4上に形成されたヘテロエピタキシャル絶縁膜3と、ヘテロエピタキシャル絶縁膜3上に成長させて形成したシリコンエピタキシャル膜2とからなるSOI構造の半導体基板5であり、半導体基板5における回路形成面2aがシリコンエピタキシャル膜2によって形成されている。
Claim (excerpt):
SOI構造の半導体基板であって、ベースとなる半導体ベース基板と、前記半導体ベース基板上に形成された絶縁膜と、前記絶縁膜上に成長させて形成した半導体エピタキシャル膜とを有することを特徴とする半導体基板。
IPC (3):
H01L 21/20 ,  H01L 21/205 ,  H01L 27/12
FI (4):
H01L 21/20 ,  H01L 21/205 ,  H01L 27/12 E ,  H01L 27/12 D

Return to Previous Page