Pat
J-GLOBAL ID:200903043341337930

記憶サブシステム

Inventor:
Applicant, Patent owner:
Agent (1): 作田 康夫
Gazette classification:公開公報
Application number (International application number):2005376967
Publication number (International publication number):2006114064
Application date: Dec. 28, 2005
Publication date: Apr. 27, 2006
Summary:
【課題】 キャッシュを共有する複数のコントローラ間のキャシュの排他制御をなくした制御装置を有する記憶サブシステムを提供する。【解決手段】 互いに多重書きされているキャッシュ33、43において、キャッシュ領域を各プロセッサ毎に分割し、各々のコントローラ30、40は、自コントローラ制御エリアのみにアクセスする。各コントローラが使用するキャッシュ領域を固定化することにより、プロセッサ間の排他制御を不要とし、複数プロセッサ化に伴う性能劣化を防止することが可能となる。【選択図】 図1
Claim (excerpt):
ホストコンピュータのデータを格納し、複数の記憶領域を有する記憶装置と、 該ホストコンピュータの指示に基づいて該記憶装置の制御を行い、該ホストコンピュータと該ディスク装置との間のデータ転送を制御し、該ホストコンピュータと該記憶装置との間を転送されるデータを一時的に保持する複数の領域を有するキャッシュメモリを有する複数のコントローラと前記複数のコントローラ間を接続するパスとを具備する制御装置とを有する記憶サブシステムであって、 前記コントローラには、前記記憶装置の複数の記憶領域のうち少なくとも1つと該コントローラのキャッシュメモリの複数の領域のうち少なくとも1つと前記パスにより接続される他のコントローラのキャッシュメモリの複数の領域のうち少なくとも一つが割当てられることを特徴とする記憶サブシステム。
IPC (2):
G06F 3/06 ,  G06F 12/08
FI (7):
G06F3/06 302A ,  G06F3/06 540 ,  G06F12/08 557 ,  G06F12/08 531Z ,  G06F12/08 523E ,  G06F12/08 541C ,  G06F12/08 541B
F-Term (11):
5B005JJ01 ,  5B005MM12 ,  5B005PP11 ,  5B005UU43 ,  5B005VV11 ,  5B005WW04 ,  5B005WW12 ,  5B065BA01 ,  5B065CA30 ,  5B065CE14 ,  5B065CH01
Patent cited by the Patent:
Cited by applicant (1)
  • 特開平4-215142号
Cited by examiner (4)
Show all

Return to Previous Page