Pat

J-GLOBAL ID：200903043407160556

半導体記憶装置及びその製造方法

Inventor： 上田 路人 ,  大塚 隆 ,  久保 実
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 滝本 智之 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996326376
Publication number (International publication number)：1998173145
Application date： Dec. 06, 1996
Publication date： Jun. 26, 1998
Summary：

【要約】【課題】 高い誘電体特性を有し、半導体プロセスに導入可能な容量膜を有する半導体装置を提供する。【解決手段】 半導体記憶装置のセル1は、複数の積層構造グレイン5から構成されている。グレイン5は、容量膜3と下部電極7を有している。一つのグレイン5の中には、異種材料を積層した構造を有している。ここでは、容量膜3を形成する多結晶体の1つのグレイン内に、異種材料からなる積層構造を有している点が特徴である。この構造により、各グレイン内部の層間に応力が生じ、格子定数を最適値に近づけることが可能となるため、良好な材料特性を得ることが可能である。

Claim (excerpt)：

多結晶体からなる下部電極上に形成された、多結晶体の誘電体膜を有する半導体記憶装置において、前記誘電体膜を構成する前記多結晶体のグレインの内部に、少なくとも2種類以上の異なる材料からなる積層構造を有している半導体記憶装置。

IPC (11)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/314 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/10 451 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 21/203 ,  H01L 21/205

FI (8)：

H01L 27/10 651 ,  H01L 21/314 A ,  H01L 21/314 M ,  H01L 27/10 451 ,  H01L 21/203 S ,  H01L 21/205 ,  H01L 27/04 C ,  H01L 29/78 371