Pat

J-GLOBAL ID：200903043495568446

半導体ウェハ、その製造方法およびその製造装置

Inventor： 一法師 隆志 ,  松本 拓治
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 吉田 茂明 (外2名)
Gazette classification：公開公報
Application number (International application number)：2000325368
Publication number (International publication number)：2002134374
Application date： Oct. 25, 2000
Publication date： May. 10, 2002
Summary：

【要約】【課題】 支持基板側ウェハとデバイス形成側ウェハとで結晶方位がずれた半導体ウェハであって、ノッチやオリエンテーションフラットの付される結晶方位が異なる2種類のウェハを用意しなくてもよいものを提供する。【解決手段】 同じ結晶方位<110>にノッチやオリエンテーションフラットが付された2枚の半導体ウェハの一方を支持基板側ウェハ1とし、他方をデバイス形成側ウェハとして、ノッチやオリエンテーションフラット同士が互いにずれた状態で(例えばデバイス形成側ウェハの結晶方位<100>と支持基板側ウェハ1の結晶方位<110>とが同方向となるように)両ウェハを貼り合わせる。そしてデバイス形成側ウェハを分割してSOI層3とし、SOI層3にMOSトランジスタTR1等を形成する。

Claim (excerpt)：

結晶方位を示す切り欠きである結晶方位表示部が端部に形成された第1および第2の半導体ウェハを備え、前記第1および第2の半導体ウェハにおいて前記結晶方位表示部は同じ結晶方位を示し、前記結晶方位表示部同士が互いにずれた状態で前記第1および第2の半導体ウェハが貼り合わされた半導体ウェハ。

IPC (4)：

H01L 21/02 ,  H01L 27/12 ,  H01L 29/786 ,  H01L 21/336

FI (5)：

H01L 21/02 B ,  H01L 27/12 B ,  H01L 29/78 620 ,  H01L 29/78 626 C ,  H01L 29/78 627 D

F-Term (9)：

5F110AA30 ,  5F110CC01 ,  5F110DD05 ,  5F110DD13 ,  5F110DD24 ,  5F110GG02 ,  5F110GG12 ,  5F110GG17 ,  5F110QQ17