Pat

J-GLOBAL ID：200903043524160656

フィールド・プログラマブル・ゲートアレイ

Inventor： 平井 智則
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997136843
Publication number (International publication number)：1998335462
Application date： May. 27, 1997
Publication date： Dec. 18, 1998
Summary：

【要約】【課題】高速な機能変更及び構成する論理素子の削減が可能なFPGA。【解決手段】書き換え可能なメモリ素子4a〜4dを複数配列し、このメモリ素子4a〜4dに論理情報5a〜5hを書き込むことにより所定の機能を有する論理回路を形成するフィールド・プログラマブル・ゲートアレイ7において、所定の論理回路を形成するための論理情報5a〜5hを複数記憶装置6に記憶し、この記憶装置6から論理情報5a〜5hのいくつかを読み出してメモリ素子4a〜4dのいずれかに書き込むことにより第1の論理回路を形成し、さらに記憶装置6から論理情報5a〜5hのいくつかを読み出してメモリ素子4a〜4dのいずれかに書き込むことにより第2の論理回路を形成する。

Claim (excerpt)：

書き換え可能なメモリ素子を複数配列し、このメモリ素子に論理情報を書き込むことにより所定の機能を有する論理回路を形成するフィールド・プログラマブル・ゲートアレイにおいて、前記所定の論理回路を形成するための論理情報を複数記憶装置に記憶し、この記憶装置から論理情報を読み出して前記メモリ素子に書き込むことにより第1の論理回路を形成し、さらに前記記憶装置から論理情報を読み出して前記メモリ素子に書き込むことにより第2の論理回路を形成することを特徴とするフィールド・プログラマブル・ゲートアレイ。