Pat

J-GLOBAL ID：200903043539834394

強誘電体メモリ

Inventor： 安達 日出夫
Applicant, Patent owner： オリンパス光学工業株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992230314
Publication number (International publication number)：1994076562
Application date： Aug. 28, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】この発明の強誘電体メモリにあっては、強誘電体メモリのメモリセルを構成する強誘電体キャパシタを抗電圧の異なる2層の積層強誘電体キャパシタとすることを特徴とする。【構成】Si基板11の表面に、フィールド酸化膜12、13、ゲート酸化膜14、ゲート電極15、拡散層16、17、及び層間絶縁膜18より形成されるMOS型FETが構成される。更に、該層間絶縁膜18に設けたコンタクト穴部を通して下部電極19が形成される。この下部電極19上にとして抗電圧の小さなソフト系強誘電体薄膜20、中間電極21、更にソフト系強誘電体薄膜20より抗電圧の大きなハード系強誘電体薄膜22及び上部電極23が形成されている。また、下部電極19及び上部電極23上には、配線電極24、25が形成されている。

Claim (excerpt)：

下部電極と、この下部電極上に形成されるもので、残留分極及び誘電率が大きく、抗電圧の小さい第1の強誘電体薄膜と、この第1の強誘電体薄膜と積層構造をなして形成された中間電極と、この中間電極上に形成されるもので、上記第1の強誘電体薄膜より残留分極及び誘電率が小さく抗電圧の大きな第2の強誘電体薄膜と、この第2の強誘電体薄膜上に配設された上部電極とを具備し、上記分極状態は正の残留分極、負の残留分極及びその中間の所定値の残留分極の3つの安定した分極状態を有することを特徴とする強誘電体メモリ。

IPC (4)：

G11C 11/22 ,  G11C 17/02 ,  H01L 27/04 ,  H01L 27/108